Herkunftsort: | CHINA |
Markenname: | WITGAIN PCB |
Zertifizierung: | UL Certificate |
Modellnummer: | P10E3589A0 |
Min Bestellmenge: | Verkäuflich |
---|---|
Preis: | negotiable |
Verpackung Informationen: | 40pcs/bag, 20bags/carton |
Lieferzeit: | 25 Arbeitstage |
Zahlungsbedingungen: | T/T |
Versorgungsmaterial-Fähigkeit: | 1kkpcs/month |
Material: | FR4, TG170 | Brett-Stärke: | 1.0mm |
---|---|---|---|
Lötmittel-Maske: | Grün | Minimales Loch: | 0.1mm |
Minimale Spur: | 3/3mil | BGA: | 7 Mil |
Oberflächenbehandlung: | Immersions-Gold | ||
Markieren: | electronic pcb board,copper clad pcb board |
10 Leiterplatte der Schicht-HDI, PWB-Brett, grüne Lötmittel-Maske, ENIG
PWB-Spezifikationen:
Schicht-Zählung: 10 Schicht HDI PWB
Brett-Stärke: 1.6MM
Material: FR4 hoher TG
Min Hole: 0.1MM
Min Line: 3/3 Mil
BGA: 7Mil
Loch: L1-L2, L2-L3, L3-L8, 18-L9, L9-10, L1-L10
Lötmittel-Maske: Grün
Oberflächenbehandlung: ENIG
Anwendung: Unterhaltungselektronik
Fähigkeiten:
Einzelteil | Fähigkeit |
Schicht-Zählung | 1-24 Schichten |
Brett-Stärke | 0.1mm-6.0mm |
Fertiges Brett Max Size | 700mm* 800mm |
Fertige Brett-Dickentoleranz | +/--10% +/--0,1 (<1> |
Verzerrung | <0> |
Bedeutende CCL-Marke | KB/NanYa/LTEQ/ShengYi/Rogers Etc |
Materielle Art | FR4, CEM-1, CEM-3, Aluminium, kupfern, keramisch, PU, HAUSTIER |
Bohrloch-Durchmesser | 0.1mm-6.5mm |
Überlagern Sie heraus kupferne Stärke | 1/20Z-8OZ; |
Innere Schicht-Kupfer-Stärke | 1/3OZ-6OZ |
Längenverhältnis | 10:1 |
PTH-Loch-Toleranz | +/-3mil |
NPTH-Loch-Toleranz | +/-1mil |
Kupferne Stärke von PTH-Wand | >10mil (25um) |
Linienbreite und Raum | 2/2mil |
Min Solder Mask Bridge | 2.5mil |
Lötmittel-Maskenjustierungs-Toleranz | +/-2mil |
Maß-Toleranz | +/-4mil |
Max Gold Thickness | 200u' (0.2mil) |
Wärmestoß | 288C, 10s, 3mal |
Widerstand Contro | +/--10% |
LTest-Fähigkeit | AUFLAGE Größen-Minute 0.1mm |
Minute BGA | 7mil |
Oberflächenbehandlung | OSP, ENIG, HASL, Gold überziehend, Kohlenstoff-Öl, Peelable |
FAQ:
Fragen: Wieviele Laminierungsmale für dieses 10 Schicht HDI PWB?
Antwort: Für dieses PWB gibt es die Laminierung mit 3mal insgesamt.
Fragen: Was ist die normale Vorbereitungs- und Anlaufzeit für diese Art von PWB?
Antwort: Die Standardvorbereitungs- und Anlaufzeit für Probe ist ungefähr 3 Wochen, für Produktion ist ungefähr 4 Wochen. Sie schwankt möglicherweise entsprechend Produktions- und Auftragsstatus.
Fragen: Was ist blindes Vias/Sacklöcher?
Antwort: Blindes Vias schließen die äußerste Schicht eines mehrschichtigen PWBs an eine Schicht mitten in dem Brett an. Von blinde vias können auf einer Seite des Brettes (das nur gesehen werden ist, wo sie den Namen erhalten). Diese vias ermöglichen Designern, ihren Schaltplan zu optimieren, indem sie mehr Raum für die Verlegung zur Verfügung stellen. Jedoch im Vergleich zu Durch-Loch Vias sind sie schwieriger zu konstruieren und können die Kosten des Konstruierens aus dem PWB veranlassen zu steigen.
Fragen: Was ist begrabenes Vias/begrabene Löcher?
Anwer: Begraben über Loch schließt Schichten innerhalb eines mehrschichtigen PWBs an. Diese vias können nicht auf der Oberfläche einer Leiterplatte gesehen werden. Begrabene vias sind schwierig zu konstruieren, da sie in den Schichten innerhalb des PWBs geschaffen werden müssen. Designer mögen diese vias verwenden, da sie nicht Brettraum auf jeder Schicht aufnehmen, dadurch sie ermöglichen sie kleinerem PCBs. PCBs mit hoher Dichte verwenden begrabene vias.
Ansprechpartner: Steven
Telefon: +8613826589739